M48T86
5.0 V PC real-time clock
Not For New Design
Features
Drop-in replacement for PC computer
clock/calendar
Counts seconds, minutes, hours, days, day of
the week, date, month, and year with leap year
compensation
24
Clock accuracy better than 1 minute per
1
month
Interfaced with software as 128 RAM locations:
PCDIP24 (PC)
14 bytes of clock and control registers
Battery/Crystal
CAPHAT
114 bytes of general purpose RAM
Selectable bus timing (Intel/Motorola)
Three interrupts are separately software-
maskable and testable
Time-of-day alarm (once/second to
once/day)
SNAPHAT (SH)
Periodic rates from 122 s to 500 ms
Battery/Crystal
End-of-clock update cycle
Programmable square wave output
10 years of data retention and clock operation
in the absence of power
Self-contained battery and crystal in the
CAPHAT DIP package
Packaging includes a 28-lead SOIC and
SNAPHAT top (to be ordered separately)
28
SOIC package provides direct connection for a
1
SNAPHAT top contains the battery and crystal
SOH28 (MH)
Pin and function compatible with bq3285/7A
and DS12887
RoHS compliant
Lead-free second level interconnect
December 2008 Rev 7 1/36
This is information on a product still in production but not recommended for new designs. www.st.com 1
Obsolete Product(s) - Obsolete Product(s)
Obsolete Product(s) - Obsolete Product(s) Contents M48T86
Contents
1 Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
2 Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
2.1 Signal description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
2.1.1 V , V
CC SS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
2.1.2 SQW (square wave output) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
2.1.3 AD0-AD7 (multiplexed bidirectional address/data bus) . . . . . . . . . . . . . . 9
2.1.4 AS (address strobe input) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
2.1.5 MOT (mode select) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
2.1.6 DS (data strobe input) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
2.1.7 E (chip enable input) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
2.1.8 IRQ (interrupt request output) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
2.1.9 RST (reset input) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
2.1.10 RCL (RAM clear) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
2.1.11 R/W (read/write input) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
2.1.12 Non-volatile RAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
3 Clock operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
3.1 Address map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
3.2 Time, calendar, and alarm locations . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
3.3 Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
3.4 Periodic interrupt . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
3.5 Alarm interrupt . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
3.6 Update cycle interrupt . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
3.7 Oscillator control bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
3.8 Update cycle . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
3.9 Square wave output selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
3.10 Register A . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
3.10.1 UIP update in progress . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
3.10.2 OSC0, OSC1, OSC2 oscillator control . . . . . . . . . . . . . . . . . . . . . . . . . 19
3.10.3 RS3, RS2, RS1, RS0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
3.11 Register B . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
3.11.1 SET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
2/36
Obsolete Product(s) - Obsolete Product(s)
Obsolete Product(s) - Obsolete Product(s)